组合逻辑vs时序逻辑
组合逻辑：输出=函数(输入)，无记忆，设计简单但功能有限。 时序逻辑：输出=函数(输入+状态)，有记忆，可实现复杂功能。 实际数字系统是两者的结合：组合逻辑处理数据，时序逻辑存储状态。
7.3 组合逻辑电路
数字电路基础
🎯 学习目标
- 理解组合逻辑电路的特点和设计方法
- 掌握常见的组合逻辑电路模块
- 了解组合逻辑电路的分析方法
- 能够设计简单的组合逻辑电路
组合逻辑电路
组合逻辑电路是"数字电路基础"这一章中的第3节内容。 组合逻辑电路的输出仅取决于当前的输入，与历史状态无关。 本节将介绍常见的组合逻辑电路及其设计分析方法。
📊 常见组合逻辑电路
| 电路类型 | 功能 | 典型应用 | IC系列 |
|---|---|---|---|
| 编码器 | 将输入编码为二进制 | 键盘编码、中断编码 | 74HC148 |
| 译码器 | 将二进制译码为输出 | 地址译码、显示驱动 | 74HC138 |
| 多路选择器 | 选择一路信号输出 | 数据选择、信号切换 | 74HC151 |
| 多路分配器 | 将信号分配到一路 | 数据分配、地址选通 | 74HC138 |
| 比较器 | 比较两个数值大小 | 数值比较、地址判断 | 74HC85 |
| 加法器 | 执行加法运算 | 算术运算、地址计算 | 74HC283 |
⚙️ 设计方法
组合逻辑设计步骤
- 需求分析：明确输入输出关系
- 真值表：列出所有输入输出组合
- 卡诺图：化简逻辑函数
- 表达式：得到最简逻辑表达式
- 电路实现：选择逻辑门实现
🔧 应用实例
地址译码器
用于片选信号生成，根据地址总线选择外设。
- 输入：高位地址线
- 输出：各外设片选信号
- 示例：3-8译码器
数据总线缓冲
用于总线驱动和隔离，增强驱动能力。
- 三态输出控制
- 高阻抗状态隔离
- 总线双向驱动
💡
📝 本节小结
✅
- • 理解了组合逻辑电路的特点
- • 掌握了常见组合逻辑电路模块
- • 了解了组合逻辑的设计方法
- • 能够设计简单的组合逻辑电路