FPGA中的寄存器
FPGA内部有大量触发器资源，用于实现时序逻辑。Verilog/VHDL中定义的reg类型会被综合为触发器。 异步复位（always @ (posedge clk or negedge rst_n)）在FPGA中广泛应用。 理解触发器原理是掌握FPGA和数字逻辑设计的基础。
7.5 触发器与寄存器
数字电路基础
🎯 学习目标
- 深入理解D触发器的工作原理和时序特性
- 掌握寄存器的构成和功能
- 了解不同类型寄存器的应用
- 能够在设计中正确使用寄存器
触发器与寄存器
触发器与寄存器是"数字电路基础"这一章中的第5节内容。 触发器是时序逻辑的基本单元，寄存器由多个触发器组成，用于数据存储。 本节将详细介绍触发器和寄存器的原理及应用。
⚡ D触发器详解
D触发器功能
Q(n+1) = D (时钟上升沿)
D触发器在时钟上升沿捕获D端数据并输出到Q端。
- 数据输入：D端，要存储的数据
- 时钟输入：CLK端，触发信号
- 数据输出：Q端，存储的数据；Q'端，反相输出
- 控制信号：PRE置位、CLR清零（异步）
💾 寄存器类型
| 寄存器类型 | 功能 | 典型应用 | IC系列 |
|---|---|---|---|
| 通用寄存器 | 并行数据存储 | 通用数据缓存 | 74HC273 |
| 锁存器 | 电平触发存储 | 地址锁存、总线锁存 | 74HC373 |
| 移位寄存器 | 数据移位存储 | 串并转换、LED驱动 | 74HC595 |
| 双向寄存器 | 双向数据传输 | 总线缓冲、数据交换 | 74HC245 |
🔧 应用实例
74HC595串入并出
最常用的移位寄存器，可用3个IO控制多个LED。
- DATA：串行数据输入
- CLK：移位时钟
- LATCH：锁存信号
- 输出：8位并行数据
74HC165并入串出
用于扩展输入引脚，读取多个按键或开关。
- 并行输入：8位数据
- LOAD：加载信号
- CLK：移位时钟
- 串行输出：一位一位读出
✨
📝 本节小结
✅
- • 深入理解了D触发器的工作原理
- • 掌握了寄存器的构成和功能
- • 了解了不同类型寄存器的应用
- • 能够在设计中正确使用寄存器